יש עוד קצת מיץ בלימון הזה - חלק ראשון

כבר בפוסטים הקודמים הזכרנו את תהליך ההאטה בשיפור צפיפות הטרנזיסטורים בין דור לדור של תהליכי הייצור (תהליך ייצור נקרא גם וייקרא מעתה "פרוסס"). בפוסט ההוא התמקדנו בהגדלת מספר הטרנזיסטורים הכולל באריזה של צ'יפים ע"י אריזה של מספר חתיכות צ'יפים יחדיו וחיבורם בקישוריות,, על גבי רכיב סיליקון נפרד. בפוסט הזה נעסוק באופן מסורתי יותר – איך אפשר לרכז עוד קצת את הטרנזיסטורים שלנו על גבי הצ'יפ, ובכך לדחוס עוד קצת compute לתוך הצ'יפ הקטן שלנו, מבלי להשקיע סכומי עתק באריזה מפוארת.

בתמונה – גרף המציג את צפיפות הטרנזיסטורים בפרוססים המתקדמים המובילים בשוק.

אז מהם הגורמים שמשפיעים על צפיפות הטרנזיסטורים הכוללת (הממוצעת) ברכיב? ממעוף הציפור:

• גודל התאים עצמם (כל תא מורכב ממספר טרנזיסטורים).

• משאבי החיווט – צריך לחבר את כל התאים הללו אחד לשני בצורה מסוימת, ויש נדל"ן מוגבל לצורך הזה. אם נקח דוגמה מהעולם האמיתי – כשבונים בניין צריך לשמור קצת מקום למעלית.

• גודל וכמות זכרונות ה-SRAM (יחידות זיכרון הנמצאות בתוך השבב).

• גודל וכמות החלקים האנלוגיים (בעיקר יחידות קישוריות אל העולם החיצון).

אנו נעסוק בעיקר בטיפול ב2 הגורמים הראשונים. שכן האחרונים קשים עוד יותר לשיפור בין פרוסס לפרוסס. יחידות הSRAM כבר ארוזות בצורה מיטיבית והתאים הבסיסיים שמשתמשים בהם שונים מעט ולעיתים לא משתנים משמעותית בין הפרוססים.

החלקים האנלוגיים לעיתים רבות מוגבלים ע"י גודל הבאמפ (bump - החיבור של הצ'יפ אל העולם החיצון), רגישים מאוד לרעש ובאופן כללי הושקע בהם פחות מחקר משום שבמרבית הרכיבים החלק הדיגיטלי דומיננטי יותר כך שפחות משתלם למזער את האנלוג.

בחלק הראשון של הפוסט, נדון בעיקר בגודל התאים. החלק השני של הפוסט ידון במשאבי החיווט.

גודל התאים -

הטרנזיסטור -

טרנזיסטור הMOSFET הוא המצאה ישנה מאוד שמחזיקה את עולם האלקטרוניקה כבר משנות ה50. הרעיון המרכזי שהטרנזיסטור מממש הוא מתג – זאת אומרת, בהנתן מתח מאחת הכניסות (נקרא לה שער – gate), יתאפשר זרם בין 2 קצוות (אחרות) של הרכיב (להן נקרא source ו-drain) דרך תעלה (channel).

ע"י שילוב של טרנזיסטורים כאלה בקוניפגורציות מסוימות, נוכל ליצור תאים המממשים פעולות לוגיות מוכרות – כמו AND, OR ו-NOT. ניתן להראות מתמטית שע"י שילוב של הפעולות האלה, ניתן לעשות כל פעולה חישובית שנרצה – אלו היסודות עליהן בנויים מחשבים משחר ההיסטוריה ועד היום.

בתמונה - חיתוך רוחבי (cross section) של טרנזיסטור MOSFET (מתוך ויקיפדיה)

 טרנזיסטור הFinFET

בפרוססים ישנים יותר היו מיוצרים הטרנזיסטורים כצורה משוטחת (planar) – באופן דומה לטרנזיסטור הMOSFET המסורתי. ככל שהטרנזיסטורים הלכו וקטנו, כך קטנה השליטה בטרנזיסטורים דרך השערים שלהם – כלומר, המתח המסופק בשער לא היה מספיק ע"מ לפתוח ולסגור כראוי את המתגים (התעלה) של הטרנזיסטור. בנוסף לכך, זרמי הזליגה (הזרם שזורם בטרנזיסטור גם בזמן שהוא סגור) הפך לבעיה בתחום צריכת ההספק.

בשנת 2011, כחלק מפרוסס ה22 ננומטר שלה, הציגה אינטל לראשונה בייצור המוני את ה-FinFET. טרנזיסטור מבוסס MOSFET כאשר השער עוטף חלקית את התעלה ובכך מתאפשרת שליטה מוגברת בפתיחת וסגירת המתג. הצורה שהתקבלה הייתה דומה לסנפיר של כריש, Fin, ועל כן שמו.

בתמונה – איור של טרנזיסטור FinFET

טכנולוגיית הFinFET איפשרה לחוק מור להמשיך ולשגשג. התעשייה המשיכה להגדיל את צפיפות הטזנסיטורים בכל דור ודור של תהליכי הייצור והFinFET שלט בעולמות ייצור השבבים ועודנו שולט, כאשר רוב מוחלט של השבבים המיוצרים כיום הם בטכנולוגיה הזו. עם השנים הוסיפו היצרנים עוד סנפירים לתאים שלהם, הרחיבו והגביהו אותם ע"מ להגדיל את השליטה בזרמים שעוברים בתעלה תוך הקטנת גודלו הכולל של הטרנזיסטור. חברות מסוימות אף קבעו שמות מסחריים להפחתת כמות הסנפירים לתא יחיד (לדוגמה FinFlex של TSMC) ואיגוד כל התאים מהסוג הזה לספריית תאים יחידה בעלת הספק וצפיפות טובים יותר על חשבון ביצועים. יחד עם זאת, ככל שנרצה להמשיך ולהגדיל את צפיפות הטרנזיסטורים, גובה, רוחב וכמות הסנפירים הללו הגיעו לגבול. 

אבל נשאר עוד מקום אחד שבו אפשר לעטוף את התעלה – מלמטה. הכירו את הGAA – Gate All Around.

בתמונה-האבולוציה שעבר הטרנזיסטור. ממבנה הPlanar המסורתי ועד לGAA בטכנולוגיות המתקדמות ביותר. (מקור – Samsung).

טרזנזיסטור הGAAFET

צורת הGAA הומצאה ע"י צוות חוקרים מחברת טושיבה בשנת 1988. טרנזיסטור הGAA, לעיתים נקרא גם Nanosheet או Nanowire (תעלה מוקפת רחבה יותר תקרא Nanosheet ותעלה צרה יותר, כמו wire, תקרא Nanowire). השער עוטף את התעלה ושולט בפתיחתה ובסגירתה. כעת, כשאנחנו שולטים טוב יותר בזרם הזורם התעלה, נוכל למזער את הטרנזיסטור עוד יותר ומבלי להגדיל משמעותית את זרמי הזליגה (leakage currents) הזורמים גם כאשר הטרנזיסטור לא פעיל.

ע"פ נתוני TSMC, הקפיצה הטכנולוגית עשויה להניב לנו צפיפות גבוהה ב-20% ביחס לפרוסס המתקדם ביותר שעושה שימוש בFinFET וחיסכון של 36% בהספק (מבלי לפגוע בביצועים – זאת אומרת, באותו התדר).

בנוסף, הקפיצה הטכנולוגית לGAAFET מאפשרת תאים בסיסיים חדשים ליחידות הזיכרון SRAM, ובכך תגרום להשפעה גדולה יותר על גודל היחידות הללו.

טכנולוגיית הNanosheet כבר הוטמעה בפרוססים מתקדמים – N2 של TSMC, SF3 של סמסונג ו-A20 של אינטל וכבר היום קיימים שבבים בשלבי תכנון העתידים להיות מיוצרים בטכנולוגייה הזו.

בתמונה – מבנה טרנזיסטור הGAAFET. מקור - ASML

בחלק השני של הפוסט נעסוק בגורם נוסף המגביל אותנו מלצופף את התאים יותר – משאבי החיווט.